Para resolver a limitação dos controladores assíncronos de LED tradicionais que só podem exibir a tela como uma área completa, este artigo propõe um esquema de design baseado em um processador ARM de 32-bits de alto{2}}desempenho ou processador soft{3}}Nios II e um sistema operacional-em tempo real (como μC/OS-II). Este esquema utiliza um algoritmo eficiente de agendamento de tarefas para obter a exibição arbitrária de múltiplas janelas em uma única tela. O software do sistema de controle é projetado com base no sistema operacional em tempo real μC/OS-II, usando seu eficiente algoritmo de agendamento de tarefas para agendar cada tarefa, com a exibição de cada janela tratada por uma única tarefa.
Em relação à organização e armazenamento de dados, para uma tela-dupla colorida, oito pixels horizontais consecutivos são agrupados em uma única palavra para armazenamento, com dados vermelhos e verdes ocupando cada um um byte. Para uma tela totalmente-colorida, cada pixel inclui três cores primárias: vermelho, verde e azul, cada uma com 256 níveis de tons de cinza. Os níveis de escala de cinza de cada pixel são codificados usando 8 bits de dados, exigindo, portanto, 3 bytes de espaço de armazenamento por pixel. Os dados correspondentes às três cores (vermelho, verde e azul) podem ser armazenados separadamente para facilitar a operação. A escala de cinza do display LED é implementada usando digitalização ponderada, que requer separação de bits dos dados coloridos. Bits com o mesmo peso são então recombinados e o módulo de controle de varredura controla os LEDs para acenderem de acordo com uma sequência de tempo específica. O controlador assíncrono consiste principalmente em um módulo de comunicação, um módulo de processamento de dados e um módulo de controle de varredura em seu hardware. O módulo de comunicação inclui um módulo Ethernet e um módulo de comunicação serial, suportando comunicação RS232, RS485 e Ethernet industrial. O módulo de processamento de dados compreende uma CPU soft-MCU ou Nios II, memória cache (como SRAM ou SDRAM) e memória Flash para armazenar dados de informações de matriz de pontos. O módulo de controle de varredura consiste em um CPLD ou um núcleo IP PWM{17}}definido pelo usuário e memória de exibição (SRAM).
